欢迎访问亚娱体育中国历史网!

DSPH.264编码器的电路设计

时间:2021-11-15 01:02作者:亚娱体育

本文摘要:1章节 H.264是ITU-T的视频编码专家组(VCEG)和ISO/IEC的活动图像专家组(MPEG)牵头制订的视频压缩标准。它在H.263/H.263++的基础上发展,在承继所有编码传输技术优点的同时引进许多全新的编码技术和网络兼容层NAL的概念,从而享有更高的编码效率和更佳的网络兼容性。为从低码率的动态通信系统或无线环境到低码率的HDTV和数字存储系统获取一个优良的视频压缩编码标准化工具。

亚娱体育app

1章节  H.264是ITU-T的视频编码专家组(VCEG)和ISO/IEC的活动图像专家组(MPEG)牵头制订的视频压缩标准。它在H.263/H.263++的基础上发展,在承继所有编码传输技术优点的同时引进许多全新的编码技术和网络兼容层NAL的概念,从而享有更高的编码效率和更佳的网络兼容性。为从低码率的动态通信系统或无线环境到低码率的HDTV和数字存储系统获取一个优良的视频压缩编码标准化工具。

但H.264标准出色的性能展现出是以编码运算复杂度和运算量深感代价,在标准化的PC机平台构建不会闲置较小的CPU和内存资源。随着数字信号处理器(DSP)技术的高速发展,DSP的处理速度和能力飞速提升。DSP已符合H.264标准的编解码运算速度拒绝。

因此,在平稳的媒体处理器平台上构建H.264标准具有较好的工程意义和应用于前景。  详尽讲解了以TMS320DM6446DSP为核心的视频编码系统的硬件设计,并重点研究了H.264编码器在以TMS320DM6446为目标的CCS平台上的重制和优化工作。

  2视频编码系统硬件设计  2.1DSP的选型  DSP搭配TI公司的Davinci媒体处置专用器件TMS320DM6446(全称DM6446)。它使用ARM+DSP双核架构,包括一个TMS320C64x+核心和一个ARM926EJ-S核心。

C64x+核心使用改良的超长指令字VLIW体系结构,内部享有8个分段的运算单元,时钟频率600MHz,峰值处置能力高达4752MI/s。DM6446片内为两级高速缓存(Cache)结构,设计有独立国家的32位DDR2SDRAM模块和16位异步EMIF模块。此外,DM6446还构建有多种限于于视音频多媒体处置的片内资源和模块,如用作和外部解码器相连的视频处置前端模块VPFE、和视频表明设备相连的视频处置后末端模块VPBE、多通道音频串口等。

  DM6446不仅在处置性能上几乎符合H.264标准拒绝。而且在内部结构、片内资源和外部模块上对视频处置应用于专门优化,大大降低视频应用于的研发可玩性和成本。

  2.2系统结构框图  视频编码系统硬件结构原理框图如图1右图。主机通过PCIE总线对DSP展开初始化读取程序。摄像头输入的仿真视频信号经视频解码模块切换为数字信号,经FPGA切换电平。

通过DM6446的VPFE模块接口送来人DSP,展开传输编码处置。编码后的视频数据从DM6446的EMIF模块输入通过PCIE总线带回主机展开下一步处置。

DM6446的VPBE模块可将收集的数字视频信号再行切换为模拟信号输入至电视展开监控。DDR2SDRAM存储编码过程中的完整图像、参照帧、编码参数等数据。DM6446通过I2C总线配备A/D转换器。

FPGA与PCIE桥PEX8311之间重新加入双端口RAM,以提升数据的传输效率。  2.3视频解码模块设计  仿真视频信号的传输格式种类很多,而且国际上对数字视频信号的传输格式有具体的标准规定,因此一般标准化的A/D转换器并不合适视频领域应用于。


本文关键词:亚娱体育app,DSPH.264,编码器,的,电路设计,1章节,H.264,是,ITU-T

本文来源:亚娱体育-www.xazkqz.com